# このページは,学生実験用資料として筑波大学リコンフィギュラブルコンピューティングシステム研究室のwebページで公開されていたものを,許可を得て転載したものです.
Verilogではビット幅、基数を指定して整数を設定することができます。
<<ビット幅>'基数>数値
基数には以下の文字を使うことができます。
以下に例を示します。
信号 = ファンクション名(信号,信号,...,信号); 24 // 'd24に同じ 5'b11000 // 2進数で示された5ビットの数値 5'd24 // 10進数で示された5ビットの数値 5'h18 // 16進数で示された5ビットの数値
Verilogでは整数の間にアンダースコア(_)を入れても無視されます。以下に例を示します。
8'b1001_0101 // 8'b10010101に同じ